Apr 20, 2022 + 906 字 Verilog HDL 仿真中的一些 Signed Trap Verilog/System Verilog 一直以来被冠以 残缺语言 的称号。在许多的地方，由于仿真器/编译器实现的机制问题，导致很多地方的代码写法十分反直觉。尤其是对...
Apr 16, 2022 + 608 字 VCS_MX 与 Vivado IP库 仿真联调 最近有遇到使用VCS仿真带有Vivado IP的情况，一开始被组里老师劝退说vcs和vivado版本不容易适配，被推荐了ies。后来想想，其实还是可以自己试一试的，于是有...
